We found a match
Your institution may have access to this item. Find your institution then sign in to continue.
- Title
Eine verlustleistungsoptimierte Dezimator-Architektur für kaskadierte Sigma-Delta Analog-Digital Umsetzer.
- Authors
Becker, M.; Heiber, K.; Ortmanns, M.; Manoli, Y.
- Abstract
Dieser Beitrag stellt einen neuartigen Ansatz einer leistungsfähigen Dezimator-Architektur für kaskadierte Sigma-Delta Modulatoren vor. Die Besonderheit der dargestellten Struktur ist die Integration der Rekombinationslogik kaskadierter Modulatoren und der Korrektur des Verstärkungsfehlers zeitkontinuierlicher (continuous time, CT) Modulatoren in die erste Stufe des Dezimators. Der Entwurf einer passenden Filtertopologie wird abgeleitet, analysiert und durch Simulationen verifiziert. Die vorgeschlagene Struktur wird mit einer herkömmlichen Implementierung verglichen. Das Ergebnis dieses Vergleiches ist eine Verbesserung der Effizienz um Dekaden.
- Publication
Advances in Radio Science, 2004, Vol 2, p199
- ISSN
1684-9965
- Publication type
Article